1

軟件架構(gòu)設(shè)計(jì)師（高級(jí)）

1.用戶需求和項(xiàng)目需求的對(duì)接與轉(zhuǎn)化，根據(jù)行業(yè)標(biāo)桿進(jìn)行產(chǎn)品設(shè)計(jì)與定義。

2.根據(jù)需求進(jìn)行系統(tǒng)架構(gòu)設(shè)計(jì)，不限于業(yè)務(wù)架構(gòu)（模型體系）、系統(tǒng)架構(gòu)、技術(shù)架構(gòu)；

3.負(fù)責(zé)系統(tǒng)架構(gòu)文檔設(shè)計(jì)，主持設(shè)計(jì)文檔的評(píng)審活動(dòng)；

4.負(fù)責(zé)軟件框架和核心模塊的開(kāi)發(fā)。

5.關(guān)鍵技術(shù)攻關(guān)、設(shè)計(jì)體系開(kāi)發(fā)、業(yè)內(nèi)新技術(shù)探索。

1.全日制本科及以上學(xué)歷，985/211優(yōu)先。

2.具有5年以上中大型系統(tǒng)軟件設(shè)計(jì)工作經(jīng)驗(yàn)。仿真領(lǐng)域或航空航天系統(tǒng)\導(dǎo)航系統(tǒng)\大型電子產(chǎn)品領(lǐng)域優(yōu)先。

3.具有軟件系統(tǒng)架構(gòu)理論基礎(chǔ)和實(shí)踐經(jīng)驗(yàn)，對(duì)常見(jiàn)分布式、并行計(jì)算系統(tǒng)框架有深入理解；

4.具備良好的軟件產(chǎn)品定義能力。

5.具有良好的團(tuán)隊(duì)領(lǐng)導(dǎo)能力和文檔撰寫(xiě)能力。

6.熟悉掌握C++，或者有能力轉(zhuǎn)型到C++。

5

30-45

2

軟件工程師（中級(jí)-QT開(kāi)發(fā)）

1.負(fù)責(zé)仿真系統(tǒng)模塊設(shè)計(jì)和開(kāi)發(fā)。

2.負(fù)責(zé)桌面端軟件界面設(shè)計(jì)和開(kāi)發(fā)。

3.熟悉已有項(xiàng)目使用的技術(shù)和框架，對(duì)現(xiàn)有模塊進(jìn)行增量開(kāi)發(fā)與維護(hù)及界面的升級(jí)優(yōu)化。

4.業(yè)務(wù)模型的設(shè)計(jì)與開(kāi)發(fā)，算法模型的轉(zhuǎn)換與集成開(kāi)發(fā)。

5.負(fù)責(zé)項(xiàng)目及產(chǎn)品生命周期中相關(guān)文檔的撰寫(xiě)和輸出。

6.協(xié)助架構(gòu)師制定開(kāi)發(fā)的相關(guān)規(guī)范、流程及技術(shù)標(biāo)準(zhǔn)。

1.全日制本科及以上學(xué)歷，985/211優(yōu)先。

2.具有3年以上軟件開(kāi)發(fā)經(jīng)驗(yàn)。

3.掌握扎實(shí)的計(jì)算機(jī)基礎(chǔ)知識(shí)，熟悉面向?qū)ο笤O(shè)計(jì)、設(shè)計(jì)模式，具備一定的軟件設(shè)計(jì)能力；

4.熟悉QT框架，熟練掌握QT UI開(kāi)發(fā)，熟悉QT布局及繪圖，熟練使用QSS/CSS進(jìn)行界面美化。

5.深入理解QT運(yùn)行機(jī)制，實(shí)現(xiàn)復(fù)雜界面交互及性能調(diào)優(yōu)。

6.精通C/C++語(yǔ)言編程，有跨平臺(tái)開(kāi)發(fā)經(jīng)驗(yàn)。

13

18-30

3

三維GIS開(kāi)發(fā)工程師（中級(jí)）

1.開(kāi)發(fā)和完善三維GIS引擎應(yīng)用功能，包括但不限于UI系統(tǒng)，性能優(yōu)化，資源管理，渲染特效支持，公共組件封裝等等。

2.GIS二三維仿真場(chǎng)景可視化與效果開(kāi)發(fā)，支撐C/B端的界面展示。

3.研究和處理海量三維數(shù)據(jù)的調(diào)度和渲染等高級(jí)功能。

4.跟蹤、研究業(yè)內(nèi)成熟的商用/開(kāi)源的三維顯示引擎，并成功應(yīng)用于項(xiàng)目。

1.全日制本科及以上學(xué)歷，985/211優(yōu)先。

2.具有2年以上軟件或游戲主流三維引擎渲染開(kāi)發(fā)工作經(jīng)驗(yàn)。

3.能熟練使用三維GIS引擎（Cesium、OSGEarth、GoogleEarthAPI等）進(jìn)行應(yīng)用開(kāi)發(fā)，對(duì)WebGL有較深入的了解，熟悉UI，動(dòng)畫(huà)，物理，渲染等引擎基礎(chǔ)功能，熟悉GIS地理知識(shí)。

4.能基于業(yè)內(nèi)三維渲染引擎（OpenGL、OSG、OGRE、Unity3D、Unreal等）和S3M數(shù)據(jù)標(biāo)準(zhǔn)自主開(kāi)發(fā)三維場(chǎng)景渲染優(yōu)先。

5.熱愛(ài)鉆研技術(shù)，有良好的編程開(kāi)發(fā)、調(diào)試能力。

1

18-30

4

仿真引擎開(kāi)發(fā)工程師(中級(jí))

1.軟件仿真引擎系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)。

2.仿真模型接口規(guī)范的制定。

3.從事仿真科學(xué)與技術(shù)的研究。

4.跟蹤、研究業(yè)內(nèi)成熟的仿真引擎技術(shù)，并成功應(yīng)用于項(xiàng)目。

1.全日制本科及以上學(xué)歷，985/211優(yōu)先。

2.具有3年以上仿真領(lǐng)域工程經(jīng)驗(yàn)。

3.對(duì)離散事件仿真、仿真建模規(guī)范、分布式仿真、并行仿真計(jì)算等一項(xiàng)或者多項(xiàng)內(nèi)容熟悉。

4.要求熟練掌握C++，或者有能力轉(zhuǎn)型到C++。

5.具有半實(shí)物仿真，算法開(kāi)發(fā)相關(guān)經(jīng)驗(yàn)者優(yōu)先。

6.具有航空航天領(lǐng)域相關(guān)工作經(jīng)歷者優(yōu)先。

1

18-30

5

電子對(duì)抗系統(tǒng)工程師（高級(jí)）

1、項(xiàng)目前期需求溝通，完成項(xiàng)目技術(shù)論證工作；

2、項(xiàng)目詳細(xì)實(shí)施方案制定，明確分系統(tǒng)間的軟硬件界面；

3、負(fù)責(zé)電子對(duì)抗系統(tǒng)的研究、仿真、驗(yàn)證和測(cè)試，并指導(dǎo)進(jìn)行系統(tǒng)集成；

4、項(xiàng)目運(yùn)行全過(guò)程與用戶的技術(shù)對(duì)接。

1、碩士以上學(xué)歷，電子對(duì)抗、導(dǎo)航、雷達(dá)、通信、電子、計(jì)算機(jī)等相關(guān)專業(yè)，博士?jī)?yōu)先；

2、熟悉電子對(duì)抗原理，對(duì)導(dǎo)航、接收機(jī)、干擾機(jī)等電子設(shè)備具有深入了解；

3、有電子對(duì)抗系統(tǒng)等項(xiàng)目經(jīng)驗(yàn)者優(yōu)先；

1

30-50

6

高級(jí)硬件工程師（高級(jí)）

1.負(fù)責(zé)復(fù)雜模塊級(jí)產(chǎn)品的設(shè)計(jì)開(kāi)發(fā)與研究，能獨(dú)立完成復(fù)雜模塊級(jí)產(chǎn)品的方案設(shè)計(jì)、原理圖設(shè)計(jì)、PCB檢查、調(diào)試和工程化；

2.理解總體方案設(shè)計(jì)，獨(dú)立完成整機(jī)、系統(tǒng)級(jí)產(chǎn)品硬件方案，完成硬件總體任務(wù)分解，帶領(lǐng)硬件團(tuán)隊(duì)完成樣機(jī)研制和產(chǎn)品工程化；

3.設(shè)計(jì)審查輸出，對(duì)所負(fù)責(zé)的產(chǎn)品方向各階段評(píng)審工作做有效技術(shù)審查；

4.解決設(shè)計(jì)、生產(chǎn)過(guò)程中復(fù)雜的技術(shù)問(wèn)題。

1、 本科或以上學(xué)歷，計(jì)算機(jī)、通信或相關(guān)專業(yè)；

2、 10年或以上硬件相關(guān)工作經(jīng)驗(yàn)，其中有5年或以上硬件總體經(jīng)驗(yàn)；

3、 熟悉硬件開(kāi)發(fā)流程， 精通Cadence電路設(shè)計(jì)；

4、 具有良好的問(wèn)題分析及解決能力，高效的執(zhí)行力；

5、 良好的團(tuán)隊(duì)領(lǐng)導(dǎo)能力及溝通協(xié)調(diào)能力。

2

25-40

7

硬件電路/射頻/天線工程師（中級(jí)）

1、根據(jù)項(xiàng)目進(jìn)度和任務(wù)分配，完成符合功能要求和質(zhì)量標(biāo)準(zhǔn)的硬件開(kāi)發(fā)產(chǎn)品；

2、根據(jù)項(xiàng)目總體設(shè)計(jì)方案，承擔(dān)硬件方案與計(jì)劃的制定，獨(dú)立完成器件選型、原理圖與PCB圖的工作；

3、負(fù)責(zé)硬件電路/射頻/天線的仿真驗(yàn)證及調(diào)試，配合相關(guān)人員完成板級(jí)和系統(tǒng)級(jí)軟硬件聯(lián)調(diào)及測(cè)試、實(shí)現(xiàn)產(chǎn)品工程化；

4、解決項(xiàng)目設(shè)計(jì)和生產(chǎn)中遇到的硬件相關(guān)技術(shù)問(wèn)題；

1.全日制本科及以上學(xué)歷；

2.具備器件選型，原理圖繪制（cadence），電路或射頻、天線模塊的仿真設(shè)計(jì)（ADS）、調(diào)試、測(cè)試等相關(guān)硬件開(kāi)發(fā)能力；

3.熟悉與工作相關(guān)的工藝、結(jié)構(gòu)、試制等相關(guān)知識(shí)；

4.熟練掌握頻硬件設(shè)計(jì)、調(diào)試相關(guān)的工具（仿真軟件、燒錄軟件、示波器、萬(wàn)用表、電烙鐵等）；
5.熟悉DSP/FPGA/ARM/CPLD/單片機(jī)/接口/電源等電路結(jié)構(gòu)；

5

18-30

8

高級(jí)嵌入式軟件工程師

1、獨(dú)立完成不同處理器平臺(tái)的操作系統(tǒng)和應(yīng)用軟件的移植；

2、獨(dú)立負(fù)責(zé)常用外設(shè)的驅(qū)動(dòng)開(kāi)發(fā)與移植工作；

3、獨(dú)立承擔(dān)整機(jī)級(jí)軟件研發(fā)及調(diào)試；

4、進(jìn)行小團(tuán)隊(duì)人員的教帶和管理

1、全日制本科及以上學(xué)歷；

2、熟練掌握基于嵌入式實(shí)時(shí)操作系統(tǒng)，嵌入式linux和裸機(jī)的軟件研發(fā)工作；

3、熟練使用ARM、DSP等類型處理器，并熟悉各種外設(shè)底層驅(qū)動(dòng)；

4、熟悉并掌握規(guī)范的軟件研發(fā)和自測(cè)試流程，軟件質(zhì)量高;

5、具備指導(dǎo)團(tuán)隊(duì)其他成員共同完成任務(wù)的能力，

6、5年以上嵌入式底層驅(qū)動(dòng)及應(yīng)用軟件開(kāi)發(fā)經(jīng)驗(yàn)。

1

30-45

9

嵌入式軟件工程師（中級(jí)）

1、主要負(fù)責(zé)不同處理器平臺(tái)操作系統(tǒng)與應(yīng)用軟件的移植；

2、進(jìn)行整體的軟件調(diào)試；

3、應(yīng)用軟件的自測(cè)及交付。

1、全日制本科及以上學(xué)歷；

2、熟練掌握基于嵌入式實(shí)時(shí)操作系統(tǒng)，嵌入式linux和裸機(jī)的軟件研發(fā)工作；

3、3年以上嵌入式及應(yīng)用軟件開(kāi)發(fā)經(jīng)驗(yàn)。

9

18-30

10

時(shí)頻系統(tǒng)工程師（高級(jí)）

1. 負(fù)責(zé)時(shí)頻系統(tǒng)論證及需求分解，關(guān)鍵技術(shù)研發(fā)，系統(tǒng)集成與測(cè)試；

2. 負(fù)責(zé)時(shí)頻系統(tǒng)投標(biāo)技術(shù)方案、項(xiàng)目及技術(shù)總結(jié)報(bào)告撰寫(xiě)；

3. 負(fù)責(zé)時(shí)間頻率設(shè)備研發(fā)和故障排查及歸零；

4. 開(kāi)展新技術(shù)跟蹤，定期提出具體技術(shù)發(fā)展建議；

5. 能與用戶進(jìn)行公司產(chǎn)品、技術(shù)方案介紹與溝通及用戶需求調(diào)研，能在溝通中準(zhǔn)確把握客戶需求，并善于提煉和歸納，結(jié)合公司原有的技術(shù)方案編寫(xiě)用戶個(gè)性化方案。

1.全日制本科及以上學(xué)歷；

2. 熟悉時(shí)頻設(shè)備/系統(tǒng)工作原理，熟悉掌握時(shí)間頻率相關(guān)知識(shí)和時(shí)頻選型要素；

3. 至少精通導(dǎo)航時(shí)頻領(lǐng)域一項(xiàng)以上相關(guān)專業(yè)知識(shí)，并有相關(guān)成果證明（相關(guān)專業(yè)知識(shí)：高精度時(shí)間頻率傳遞、時(shí)間間隔測(cè)量、頻率綜合、鎖相技術(shù)、綜合原子時(shí)、分配及生成等）；

4. 具備基本的時(shí)頻硬件/嵌入式軟件設(shè)計(jì)能力（熟練掌握常用的時(shí)頻模塊電路，熟悉DSP/FPGA/ARM/CPLD/單片機(jī)/接口/電源等）；

5. 具備時(shí)頻相關(guān)的數(shù)字、模擬電路、嵌入式軟件知識(shí)；

6.有大型時(shí)頻系統(tǒng)開(kāi)發(fā)經(jīng)驗(yàn)優(yōu)先。

2

30-50

11

時(shí)頻工程師（高級(jí)）

1.加固原子鐘、芯片原子鐘等新型時(shí)鐘設(shè)計(jì)、研發(fā)，

2.關(guān)鍵技術(shù)研究，以及時(shí)頻新技術(shù)、新產(chǎn)品調(diào)研；

3.新產(chǎn)品研發(fā)規(guī)劃以及業(yè)務(wù)擴(kuò)展；

4.公司化平臺(tái)時(shí)頻終端產(chǎn)業(yè)鏈研發(fā)等

1.全日制本科及以上學(xué)歷；

2.熟練掌握原子鐘研發(fā)理論基礎(chǔ)，從事過(guò)相關(guān)科研工作；

3.熟悉時(shí)頻設(shè)備/系統(tǒng)工作原理，掌握時(shí)間頻率相關(guān)知識(shí)；

4. 至少精通導(dǎo)航時(shí)頻領(lǐng)域一項(xiàng)以上相關(guān)專業(yè)知識(shí)（相關(guān)專業(yè)知識(shí)：高精度時(shí)間頻率傳遞、時(shí)間間隔測(cè)量、頻率綜合、鎖相技術(shù)、綜合原子時(shí)、分配及生成等）；

5. 具備基本的硬件/嵌入式軟件設(shè)計(jì)能力（熟練掌握常用的時(shí)頻模塊電路，熟悉DSP/FPGA/ARM/CPLD/單片機(jī)）；

6. 有原子鐘相關(guān)領(lǐng)域論文及經(jīng)驗(yàn)優(yōu)先；

2

30-50

12

高級(jí)IC設(shè)計(jì)工程師

1、負(fù)責(zé)IC代碼的編寫(xiě)、測(cè)試、燒制

2、負(fù)責(zé)數(shù)字電路的規(guī)格定義、RTL代碼編寫(xiě)、驗(yàn)證、綜合、時(shí)序分析、可測(cè)性設(shè)計(jì)；

3、負(fù)責(zé)進(jìn)行電路設(shè)計(jì)、仿真以及總體布局和修改；

4、制作IC芯片功能說(shuō)明書(shū)；

5、負(fù)責(zé)與版圖工程師協(xié)作完成版圖設(shè)計(jì)；

6、提供技術(shù)支持。

1、全日制碩士及以上學(xué)歷

2、具有模擬電路基礎(chǔ),有數(shù)?；旌想娐吩O(shè)計(jì)經(jīng)驗(yàn)；

3、良好的電子電路分析能力；具有soc的設(shè)計(jì)和驗(yàn)證的經(jīng)驗(yàn)；

4、精通Verilog，Tcl，C,Perl等設(shè)計(jì)語(yǔ)言；

5、熟悉集成電路制造工藝及流程；具有良好的電路系統(tǒng)知識(shí)；

6、有IC成功流片經(jīng)驗(yàn)。

1

60-80

13

IC設(shè)計(jì)工程師）（中級(jí)）

1、負(fù)責(zé)邏輯功能模塊的規(guī)格定義、邏輯設(shè)計(jì)、RTL代碼編寫(xiě)；

2、使用HDL語(yǔ)言完成邏輯設(shè)計(jì)。

3、負(fù)責(zé)邏輯功能模塊的模擬和仿真；

1、全日制本科及以上學(xué)歷

2、具有模擬電路基礎(chǔ),有數(shù)?；旌想娐吩O(shè)計(jì)經(jīng)驗(yàn)；

3、良好的電子電路分析能力；具有soc的設(shè)計(jì)和驗(yàn)證的經(jīng)驗(yàn)；

4、精通Verilog，Tcl，C,Perl等設(shè)計(jì)語(yǔ)言；

1

30-45

14

IC驗(yàn)證（中級(jí)）

1、負(fù)責(zé)無(wú)線通信芯片系統(tǒng)及單元模塊的驗(yàn)證平臺(tái)的搭建和維護(hù)；

2、編寫(xiě)芯片項(xiàng)目的驗(yàn)證需求、驗(yàn)證規(guī)程、驗(yàn)證用例、驗(yàn)證報(bào)告；

3、負(fù)責(zé)驗(yàn)證模型開(kāi)發(fā)；

4、負(fù)責(zé)RTL及門級(jí)驗(yàn)證/模塊及系統(tǒng)驗(yàn)證；

5、統(tǒng)計(jì)功能覆蓋率和代碼覆蓋率；

1、電子工程/微電子/通信/自動(dòng)化等相關(guān)專業(yè)本科或以上學(xué)歷；

2、具有IC設(shè)計(jì)基本知識(shí)，具有一定的硬件設(shè)計(jì)與軟件設(shè)計(jì)的思想；

3、了解Verilog、SystemVerilog語(yǔ)言；

4、了解UVM/VMM/OVM驗(yàn)證方法學(xué)；

5、能夠使用仿真調(diào)試工具，如VCS、IUS、Modelsim等。

1

25-35

15

衛(wèi)星通訊工程師（高級(jí)）

1、承擔(dān)下一代PNT系統(tǒng)和低軌衛(wèi)星通信系統(tǒng)信號(hào)處理相關(guān)算法的設(shè)計(jì)、文檔撰寫(xiě)、性能仿真工作；

2、承擔(dān)低軌衛(wèi)星互聯(lián)網(wǎng)、物聯(lián)網(wǎng)和下一代PNT系統(tǒng)指標(biāo)分析論證工作；

3、負(fù)責(zé)項(xiàng)目中算法模塊的實(shí)現(xiàn)、數(shù)據(jù)分析等工作。

1、碩士以上學(xué)歷，曾發(fā)表過(guò)一篇以上學(xué)術(shù)論文或者授權(quán)一項(xiàng)以上發(fā)明專利；

2、 有衛(wèi)星通信系統(tǒng)、衛(wèi)星導(dǎo)航系統(tǒng)從業(yè)經(jīng)歷，熟悉DVB、DVB-S、5G以及LoRa信號(hào)體制者優(yōu)先；

3、 具有良好的英文文檔閱讀能力和技術(shù)文檔書(shū)寫(xiě)能力；

4、 熟練掌握Matlab語(yǔ)言編程、C語(yǔ)言、python編程；

1

30-50

16

算法工程師（高級(jí)）

1. 使用Python進(jìn)行相關(guān)應(yīng)用軟件系統(tǒng)的仿真分析、設(shè)計(jì)開(kāi)發(fā)及測(cè)試聯(lián)試工作；

2. 參與項(xiàng)目方案論證，完成軟件需求分析、軟件設(shè)計(jì)文檔編寫(xiě)以及功能實(shí)現(xiàn)；

3. 根據(jù)軟件任務(wù)需求，完成軟件的架構(gòu)設(shè)計(jì)、各模塊接口設(shè)計(jì)以及核心算法模塊的編程實(shí)現(xiàn)；

4. 維護(hù)、升級(jí)已有項(xiàng)目的軟件代碼，并進(jìn)行技術(shù)狀態(tài)控制；

5. 參與項(xiàng)目外場(chǎng)聯(lián)調(diào)、外場(chǎng)試驗(yàn)等。

1. 通信工程、電子工程、計(jì)算機(jī)技術(shù)、自動(dòng)化等專業(yè)，研究生以上學(xué)歷，5年以上專業(yè)相關(guān)工作經(jīng)驗(yàn)；

2. 熟悉多種通信信號(hào)制式，有通信信號(hào)處理或者干擾信號(hào)處理算法開(kāi)發(fā)經(jīng)歷。

3. 熟悉相關(guān)算法分析工具;

4. 熟悉C++或者 FPGA或者 python編程

1

30-50

17

算法工程師（中級(jí)）

1.根據(jù)產(chǎn)品任務(wù)書(shū)完成算法設(shè)計(jì)的文檔撰寫(xiě)；

2.在算法設(shè)計(jì)文檔的基礎(chǔ)上完成基于MATLAB或者C的算法的仿真實(shí)現(xiàn)，并根據(jù)產(chǎn)品實(shí)現(xiàn)平臺(tái)的要求對(duì)算法實(shí)現(xiàn)進(jìn)行適應(yīng)性的修改；

3.協(xié)助高級(jí)算法工程師完成算法的產(chǎn)品實(shí)現(xiàn)（算法的平臺(tái)移植），并共同解決算法進(jìn)行平臺(tái)移植過(guò)程中出現(xiàn)的問(wèn)題；

4.跟蹤目前產(chǎn)品應(yīng)用的算法最新進(jìn)展，對(duì)產(chǎn)品的算法性能進(jìn)行持續(xù)改進(jìn)和優(yōu)化。

1.通信工程、信號(hào)與信息處理、電子信息類相關(guān)專業(yè)全日制本科及以上學(xué)歷；

2.熟悉數(shù)字信號(hào)處理的基本算法，如數(shù)字濾波、FFT處理、鎖相環(huán)以及信道均衡等；

3.熟練使用Matlab語(yǔ)言或C語(yǔ)言進(jìn)行算法仿真實(shí)現(xiàn)；

4.熟悉抗干擾、信號(hào)捕獲和跟蹤、信號(hào)高速調(diào)制解調(diào)等接收機(jī)算法者優(yōu)先錄用；

5.具有良好的英語(yǔ)閱讀能力,能夠獨(dú)立閱讀英文技術(shù)資料

2

25-35

18

FPGA工程師（中級(jí)）

1、參與通信系統(tǒng)物理層架構(gòu)的設(shè)計(jì)和方案編寫(xiě)；

2、在Xilinx高端FPGA及國(guó)產(chǎn)高端FPGA平臺(tái)上，用Verilog HDL語(yǔ)言進(jìn)行通信系統(tǒng)FPGA模塊開(kāi)發(fā)、測(cè)試和維護(hù)；

3、負(fù)責(zé)通信系統(tǒng)算法邏輯實(shí)現(xiàn)、性能優(yōu)化，確保系統(tǒng)運(yùn)行穩(wěn)定和可靠。

1、通信、電子、計(jì)算機(jī)類相關(guān)專業(yè)，具有4年以上的FPGA開(kāi)發(fā)經(jīng)驗(yàn)；

2、具有高速ADC、高速串口（PCIe/SRIO/Aurora等）、DDR開(kāi)發(fā)經(jīng)驗(yàn)；

3、具有數(shù)字信號(hào)處理模塊、數(shù)字濾波器開(kāi)發(fā)經(jīng)驗(yàn)；

4、了解常用通信算法以及FPGA實(shí)現(xiàn)；

5、熟練應(yīng)用Verilog HDL、Matlab語(yǔ)言，熟悉Vivado開(kāi)發(fā)平臺(tái)，熟練掌握FPGA開(kāi)發(fā)、調(diào)試、驗(yàn)證流程和方法；

5

25-40

19

軟件測(cè)試工程師（中級(jí)）

1. 參與軟件項(xiàng)目的需求分析，關(guān)注項(xiàng)目需求的合理性，可測(cè)性；

2. 能設(shè)計(jì)合理的、覆蓋度全的測(cè)試用例，并能參與到具體的測(cè)試執(zhí)行工作中，跟進(jìn)缺陷的修復(fù)、質(zhì)量復(fù)核，能引入比較好的思想和方法，對(duì)缺陷進(jìn)行管理分析，推進(jìn)產(chǎn)品的質(zhì)量?jī)?yōu)化；

3. 會(huì)做自動(dòng)化腳本設(shè)計(jì)，接口測(cè)試，參與產(chǎn)品的性能、安全測(cè)試，解決測(cè)試過(guò)程中的復(fù)雜技術(shù)問(wèn)題；

4. 根據(jù)產(chǎn)品研發(fā)的實(shí)際情況，改進(jìn)或設(shè)計(jì)軟件測(cè)試流程體系，并推動(dòng)落地實(shí)施；

5. 通過(guò)測(cè)試相關(guān)流程、策略、方法和工具等創(chuàng)新，提升測(cè)試的質(zhì)量和效率。

1. 通信工程、計(jì)算機(jī)或其他相關(guān)專業(yè)本科以上學(xué)歷；

2. 具有5年以上軟件測(cè)試經(jīng)驗(yàn)，能快速熟悉理解北斗導(dǎo)航相關(guān)業(yè)務(wù)，有負(fù)責(zé)獨(dú)立負(fù)責(zé)項(xiàng)目測(cè)試經(jīng)驗(yàn)；

3. 掌握或熟悉Qt編程、測(cè)試管理工具、自動(dòng)化測(cè)試工具LR、Qtp等，熟悉oracle、mysql等db，有通信行業(yè)、北斗相關(guān)從業(yè)經(jīng)驗(yàn)；

4. 能獨(dú)立設(shè)計(jì)用例并編寫(xiě)代碼實(shí)現(xiàn)自動(dòng)化測(cè)試；

5. 具備撰寫(xiě)自動(dòng)化測(cè)試工具以及搭建自動(dòng)化測(cè)試平臺(tái)的實(shí)戰(zhàn)經(jīng)驗(yàn)者優(yōu)先；

1

18-25

20

測(cè)試工程師（中級(jí)）

1、負(fù)責(zé)單機(jī)和系統(tǒng)的集成測(cè)試；

2、根據(jù)需求編寫(xiě)測(cè)試方案、測(cè)試大綱；

3、按照測(cè)試大綱完成單機(jī)和系統(tǒng)的集成測(cè)試，并編寫(xiě)測(cè)試報(bào)告；

4、配合開(kāi)發(fā)人員完成測(cè)試問(wèn)題的定位分析；

1、全日制本科及以上學(xué)歷；

2、熟練掌握常見(jiàn)硬軟件測(cè)試儀器設(shè)備使用（萬(wàn)用表、示波器、頻譜儀、高速示波器等）；

3、熟悉測(cè)試?yán)碚?，熟悉缺陷管理工具，精通測(cè)試試用例設(shè)計(jì)方法；

4、熟悉正規(guī)測(cè)試流程及測(cè)試各類文案的撰寫(xiě)（可行性分析、測(cè)試用例、測(cè)試計(jì)劃、測(cè)試總結(jié)報(bào)告等）；

5、熟悉matlab軟件，有測(cè)試管理經(jīng)驗(yàn)者優(yōu)先；

6、通信、電子、自動(dòng)化、計(jì)算機(jī)等相關(guān)專業(yè)，本科及以上學(xué)歷，1年以上相關(guān)工作經(jīng)驗(yàn)。

5

15-20